Existe un nuevo récord para chips de computadora pequeños y potentes. El prototipo de chip de IBM tiene el tamaño de una uña, pero contiene casi 100 mil millones de transistores (casi el doble que el anterior chip de última generación) gracias a una técnica tridimensional.
La compañía dice que el chip de 10 por 15 milímetros ofrecerá un 70 por ciento más de eficiencia energética y un 50 por ciento más de rendimiento que los chips líderes actuales, y estará en dispositivos comerciales dentro de 10 años.
Durante décadas, el nombre dado a los procesos de fabricación de chips se refería al tamaño de los transistores individuales en nanómetros: 10 nanómetros, 5 nanómetros, etc. Y cuanto más pequeños fueran los elementos, mejor: los componentes más pequeños tienden a significar una mayor densidad y, por lo tanto, un cálculo más rápido para un chip de un tamaño determinado, así como un menor uso de energía.
Pero en los últimos años la situación se ha vuelto bastante más compleja, dice Huiming Bu de IBM. Los nombres de las tallas ahora se han desacoplado de cualquier realidad física y se han convertido en nada más que términos de marketing.
Entonces, aunque IBM se refiere a esta última tecnología como “0,7 nanómetros”, en realidad no afirma que sus componentes sean tan pequeños, a pesar de que incluye transistores con una densidad récord. La verdadera innovación, que según Bu tomó 15 años de desarrollo, es un proceso para unir dos capas de chips de silicio que produce todas las conexiones eléctricas necesarias entre los dos, no se sobrecalienta y puede producirse en masa.
“Toda nuestra industria ha estado escalando transistores en la dimensión del eje X y en la dimensión del eje Y durante más de 60 años. [of chip manufacturing]”, dice Bu. “Es la primera vez que permitiremos el escalado de transistores en la dirección Z”.
IBM no dio detalles precisos sobre las dimensiones de los componentes de la nueva tecnología, pero la información que sí publicaron sugiere que la tecnología es esencialmente dos capas del primer chip de 2 nanómetros en funcionamiento, que IBM anunció en 2021. Esa tecnología original ahora es fabricada por muchas de las principales fundiciones de chips del mundo y se espera que se incluya en el próximo iPhone de Apple.
Debido a la gran complejidad y el costo que implica diseñar y fabricar nuevos chips, la industria colabora para establecer una hoja de ruta de qué nuevas tecnologías deben crearse y llevarse al mercado y cuándo, orquestada por el Centro Interuniversitario de Microelectrónica, una organización sin fines de lucro, que realiza gran parte de la investigación y el desarrollo. Aunque la tecnología de 0,7 nanómetros de IBM aún no se ha probado comercialmente, es un paso esperado en la fabricación global de chips que probablemente será seguido por otros fabricantes.
Bu espera que, en otra década, los nuevos chips de 0,7 nanómetros lleguen a los dispositivos comerciales, pero dice que la tecnología tiene que ir cada vez más en contra de las leyes de la física para combatir efectos cuánticos no deseados, fugas de corriente y otros problemas que surgen a escalas tan minúsculas. Partes de los últimos chips tienen sólo 15 átomos de silicio de espesor.
Owen Guy de la Universidad de Swansea en el Reino Unido dice que otros fabricantes de chips están haciendo afirmaciones sobre una densidad de transistores similarmente alta cuando en realidad están usando múltiples capas de silicio separadas por gruesas capas de sustrato, lo que no permite un verdadero diseño 3D como afirma IBM, ya que las conexiones no se pueden hacer fácilmente de una capa a la otra y su enfriamiento puede ser problemático. “Ahora hay mucho humo y espejos sobre este tema”.
Dice que los componentes de los chips se han vuelto tan pequeños ahora que reducir el tamaño de los transistores (incluso si un chip requiere miles de millones de ellos) no hará que un dispositivo como una computadora portátil o un teléfono inteligente sea más pequeño en la práctica. La presión por componentes cada vez más pequeños tiene más que ver con extraer una mejor eficiencia energética y beneficios de refrigeración para dar a los dispositivos móviles una mayor duración de la batería o reducir el consumo de energía de los centros de datos.
Uno de los principales desafíos ahora será cómo integrar la nueva tecnología de chips de IBM en la cadena de fabricación global e incorporarla a los dispositivos. Los chips se fabrican en lotes de cientos en una sola oblea de silicio de 300 milímetros que contiene billones de transistores individuales y luego se cortan en partes individuales. Una maquinaria compleja realiza miles de operaciones individuales en la oblea, colocando capas de circuito, aislamiento y diversos productos químicos con espesores de sólo unos pocos nanómetros. Agregar una nueva característica no probada como la segunda capa de IBM no será sencillo.
Algunos fabricantes de chips aspiran a crear una tecnología aún más pequeña, de “0,2 nanómetros”, en cuyo punto partes del circuito podrían tener un solo átomo de ancho. “El límite último es un electrón y un átomo”. dice Guy. “Probablemente sea alrededor de 2050 cuando tendremos que tener tecnologías cuánticas para dar el próximo gran salto”.
Temas: