El transistor ha dejado de encogerse. Sin desacelerar, sin disminuir, sino chocar contra una pared impuesta por el tamaño de los átomos y las reglas de la mecánica cuántica. Durante aproximadamente sesenta años, toda la lógica de la informática se basó en hacer estos diminutos interruptores más pequeños y apiñar más de ellos en una lámina plana de silicio. Funcionó espectacularmente bien. Funcionó tan bien que la industria se arrinconó.
Así que un equipo de la Universidad de Illinois en Urbana-Champaign ha hecho lo obvio, que resulta ser también lo más difícil. En lugar de reducirse, subieron.
Su idea, publicada en Nature, es apilar capas funcionales de circuitos de silicio directamente una encima de otra, como los pisos de un edificio, con cada nivel sosteniendo sus propios transistores y cableado verticalmente entre ellos. Qing Cao, el científico de materiales que dirigió el trabajo, busca una imagen arquitectónica para explicar por qué esto ayuda. “Es como reemplazar un suburbio en expansión con rascacielos”, dice. Obtiene la misma funcionalidad en un espacio mucho más pequeño y las señales entre pisos viajan distancias más cortas, lo que significa una comunicación más rápida y eficiente.
Esto es importante porque el antiguo plan se está quedando sin espacio. “En cierto sentido, estamos alcanzando un límite impuesto por la física”, dice Cao.
El problema es el calor. Para fabricar un buen silicio cristalino y luego crear transistores de alto rendimiento a partir de él, normalmente se requieren temperaturas cercanas a los 1.000 grados Celsius. Eso está bien para la primera capa inferior, cuando no hay nada encima que pueda arruinar. Pero una vez que has colocado un piso de circuitos con delicados cables metálicos atravesándolo, no puedes bombardear el siguiente piso con ese tipo de calor sin derretir todo lo que hay debajo. El techo aceptado por la industria para cualquier capa más allá de la primera es de 400 grados. Un presupuesto estricto, y al silicio nunca le ha gustado mucho mantenerse por debajo de él.
Por qué los pisos superiores seguían decepcionando
La gente ha tratado de esquivar el problema durante años construyendo esas capas superiores con algo más que el silicio monocristalino adecuado: silicio policristalino, diversos óxidos metálicos, nanotubos de carbono y los semiconductores bidimensionales de moda. Todos ellos se pueden elaborar a temperaturas más bajas. Y todos ellos, hasta ahora, han resultado peores que los transistores de silicio que se encuentran en el suelo, afectados por defectos o por las limitaciones de los propios materiales. Esa falta de coincidencia anula silenciosamente la mayor parte del beneficio que esperaba obtener al apilar en primer lugar.
El enfoque de Illinois evita todo el dilema con un poco de prestidigitación. En lugar de hacer crecer el silicio caliente en su lugar, el equipo lo cultiva en otro lugar, lo despega como una lámina extraordinariamente delgada y la coloca en frío.
Las láminas son nanomembranas de silicio monocristalino, de 10 nanómetros de espesor o menos. (A modo de comparación, una oblea de silicio normal mide entre 500 y 700 micrómetros, decenas de miles de veces más gruesa). Estas películas se desprenden de una oblea donante, se recogen y se imprimen por transferencia en el chip receptor utilizando un laminador de rodillos; el paso de unión no necesita más de unos 200 grados. Debido a que las membranas son tan delgadas, son flexibles y mecánicamente flexibles, capaces de cubrir cualquier cosa que haya debajo de ellas. “Esta conformidad ayuda a evitar defectos interfaciales como los huecos”, señala Cao, el tipo de defectos que afectan los intentos de sujetar dos obleas rígidas.
Luego estaba la cuestión de los propios transistores. Construir un transistor convencional significa “dopar” silicio, introduciendo impurezas para ajustar su comportamiento eléctrico, y el dopaje es otro paso más a altas temperaturas, a menudo por encima de los 600 grados. Entonces, el equipo utilizó un diseño llamado transistor sin unión, en el que el silicio se dopa de manera uniforme y pesada antes de apilarlo. Sin procesamiento posterior en caliente, sin que se formen uniones abruptas. Debido a que la película es tan delgada, la puerta aún puede encender y apagar el canal limpiamente. Usando todo esto, construyeron tres capas apiladas, cada una con 625 transistores, y los conectaron entre sí para formar puertas lógicas y celdas de memoria que funcionaran. Los rendimientos oscilaron entre el 96 y el 100 por ciento en unos 3.750 dispositivos, y los transistores impulsaron las corrientes por encima de los 650 microamperios por micrómetro, cómodamente en el rango del silicio ordinario fabricado en caliente y varias veces mejor que los rivales de materiales alternativos.
Números como ese, provenientes de una sala limpia académica en lugar de una fábrica de mil millones de dólares, son los que tienden a hacer que la industria de los chips se quede quieta.
Naturalmente, hay salvedades. La variabilidad entre dispositivos es aún mayor de lo que toleraría una fundición comercial, algo que el equipo atribuye a los límites de las instalaciones de su universidad más que al método en sí. Y el aislamiento de la puerta es más grueso que en los chips de producción más avanzados, por lo que los transistores necesitan un poco más de voltaje para funcionar. Problemas solucionables, probablemente, pero problemas al fin y al cabo.
Lo que una fundición de chips querría saber
Lo que hace que el resultado sea interesante más allá del laboratorio es el momento. El apilamiento vertical ya se está infiltrando en el hardware comercial, especialmente en los chips especializados construidos para inteligencia artificial, donde el transporte de datos entre la memoria y la lógica se ha convertido en el verdadero cuello de botella. Acortar esos viajes a unos pocos cientos de nanómetros, en lugar de milímetros de ancho, es exactamente el tipo de cosas que anhelan las cargas de trabajo de IA ávidas de datos. El trabajo se realizó dentro de un centro cuyos socios industriales incluyen IBM, Intel y TSMC, y el equipo ahora se está preparando para entregar el proceso a una fundición real.
“Pero lo más importante es que hemos demostrado que este proceso es escalable”, dice Cao. Tres niveles eran una demostración, no un techo. Si el enfoque de los rascacielos puede subir a diez pisos, o cincuenta, sin que los rendimientos se desmoronen es la cuestión que decidirá si la ley de Moore podrá seguir subiendo después de que se le acabó el espacio para bajar.
DOI: 10.1038/s41586-026-10496-6
Preguntas frecuentes
¿Por qué los fabricantes de chips no pueden seguir reduciendo los transistores como antes?
Los transistores han alcanzado dimensiones en las que el tamaño de los átomos individuales y los efectos de la mecánica cuántica comienzan a interferir con su funcionamiento, por lo que reducirlos aún más deja de ofrecer las antiguas ganancias. Es por eso que los ingenieros ahora buscan construir circuitos hacia arriba en capas apiladas en lugar de hacerlo únicamente hacia afuera sobre una superficie plana. El cambio podría hacer que la potencia informática siga creciendo a pesar de que los conmutadores subyacentes no se están haciendo más pequeños.
¿Por qué el calor es un obstáculo tan grande para apilar fichas?
Fabricar transistores de silicio de alta calidad normalmente requiere temperaturas cercanas a los 1.000 grados Celsius, pero una vez que existe una capa de circuitos con cableado metálico, cualquier temperatura superior a aproximadamente 400 grados la dañaría. Ese presupuesto térmico ajustado es lo que obligó a intentos anteriores a utilizar materiales de menor calidad para las capas superiores. El método de Illinois lo soluciona haciendo crecer el silicio en otros lugares y uniendo láminas ultrafinas a unos 200 grados.
¿En qué se diferencia de los chips 3D que ya existen en el mercado?
Los chips 3D actuales generalmente se fabrican fabricando obleas separadas y uniéndolas, lo que deja las conexiones entre capas relativamente toscas y escasas. El enfoque monolítico construye cada capa directamente sobre la de abajo, lo que permite conexiones verticales mucho más densas alineadas con un margen de error de unos pocos nanómetros. Esa integración más estrecha es lo que desbloquea gran parte de la ventaja de velocidad y eficiencia que promete el apilamiento.
¿Podría esto realmente terminar en las computadoras y teléfonos que compramos?
Es una posibilidad fuerte, aunque no inminente. La investigación se realizó con socios de la industria, incluidos IBM, Intel y TSMC, y el equipo se está preparando para trasladar el proceso a una fundición comercial. La adopción real dependerá de si los altos rendimientos se mantienen a escala industrial y en muchas más capas apiladas que las tres demostradas hasta ahora.
Nota rápida antes de seguir leyendo.
ScienceBlog.com no tiene muros de pago, ni contenido patrocinado, ni ningún objetivo más allá de hacer la ciencia correcta. Cada historia aquí está escrita para informar, no para impresionar a un anunciante o promover un punto de vista.
El buen periodismo científico requiere tiempo: leer los artículos, comprobar las afirmaciones, encontrar investigadores que puedan poner los hallazgos en contexto. Hacemos ese trabajo porque creemos que es importante.
Si encuentra útil este sitio, considere apoyarlo con una donación. Incluso unos pocos dólares al mes ayudan a mantener la cobertura independiente y gratuita para todos.